Trong thiết kế hệ thống, sự đơn giản thường là yếu tố quan trọng nhất. Tập lệnh tối thiểu, các trừu tượng rõ ràng, giảm độ phức tạp khi triển khai. Đó là lý do tại sao RISC-V được ca ngợi: nó tinh gọn, có khả năng mở rộng và được thiết kế cho tính mô đun của phần cứng. Một điều hiển nhiên - cho đến khi bạn bước vào thế giới của ZK.
Trong zkVM, hiệu suất không được xác định bởi độ trễ của lệnh hoặc độ phức tạp của silicon, mà bởi độ phức tạp của mạch - tức là cần bao nhiêu ràng buộc để thể hiện một cách trung thực ngữ nghĩa của mỗi lệnh bên trong một mạch số học.
Các ISA tối giản như RISC-V thường yêu cầu nhiều lệnh để biểu diễn những gì các ISA dày đặc hơn như MIPS có thể mã hóa trong một lệnh duy nhất. Ví dụ: các phép di chuyển có điều kiện, các phép nhân-tích lũy hoặc một số hành vi phân nhánh nhất định được xử lý tự nhiên trong MIPS32r2 nhưng yêu cầu các chuỗi lệnh trong RISC-V cơ bản. Điều này làm tăng độ dài dấu vết, tăng số lượng ràng buộc đang hoạt động và làm tăng chi phí chứng minh.
MIPS, mặc dù vẫn là một kiến trúc RISC, có định dạng lệnh dày đặc hơn và tập hợp các hoạt động cốt lõi rộng hơn. Điều này dẫn đến:
🔸 Chương trình ngắn hơn (ít hàng dấu vết hơn)
🔸 Logic giải mã đơn giản hơn (chiều rộng 32-bit cố định với các mẫu mã hóa chặt chẽ)
🔸 Ít cổng tùy chỉnh hơn (chi phí ràng buộc số học thấp hơn)
🔸 Chi phí chứng minh thấp hơn cho mỗi hoạt động cấp cao
Trong thuật ngữ ZK, điều này có nghĩa là: ít ràng buộc hơn trên mỗi chương trình = chứng minh nhanh hơn và xác minh rẻ hơn
Vì vậy, trong khi RISC-V có thể lý tưởng cho sự đơn giản của phần cứng và thiết kế CPU mô đun, MIPS chứng tỏ tối ưu hơn trong môi trường zero-knowledge - nơi tính biểu cảm của opcode tương quan trực tiếp với hiệu quả chứng minh.
ZK thưởng cho tính biểu cảm trên mỗi opcode. Và trong bối cảnh đó, MIPS không chỉ tương thích - nó còn tối ưu.
Chúng tôi đã phân tích chi tiết điều này: https://t.co/dfUYLWee9s